Niederspannungs-MOS-Anordnung und entsprechendes Herstellungsverfahren

EP1058317 Art B8 4. November 2009

Anmelder: Fairchild Semiconductor Corporation, Intersil Corporation 🇺🇸

Details

Veröffentlichungs-Nr.
EP1058317
Aktenzeichen
EP00401471
Anmeldetag
25. Mai 2000
Veröffentlichung
4. November 2009
Erteilung
4. November 2009
Rechtsraum
EP
IPC
H01L29/78H01L21/336H01L29/36H01L29/08
Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen
Fairchild Semiconductor Corporation
Intersil Corporation
Land
🇺🇸 USA

Fachgebiete

Halbleiter & Elektrische Bauelemente
Vertreten von
Bentz, Jean-Paul Paris, Frankreich
823
Patente gesamt
34
Fachgebiete
19
Anmelder-Länder
Schwerpunkte
Nachrichtentechnik & Telekommunikation Software & Datenverarbeitung Halbleiter & Elektrische Bauelemente Maschinenelemente & Fluidtechnik Medizintechnik & Gesundheit Fahrzeugtechnik (Automobil, Bahn & Schiff)
Zum Anwaltsprofil
Weitere Vertreter

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen