Verfahren zum automatischen Entwurf eines Layouts für LSI, Maskensatz und nach dem Verfahren hergestellte integrierte Halbleiterschaltung, und Aufzeichnungsmedium zur Speicherung des Programms
EP1102182
Art A3
18. März 2009
Anmelder: Kabushiki Kaisha Toshiba, KABUSHIKI KAISHA TOSHIBA 🇯🇵
Details
- Veröffentlichungs-Nr.
- EP1102182
- Aktenzeichen
- EP00124343
- Anmeldetag
- 17. November 2000
- Veröffentlichung
- 18. März 2009
- Rechtsraum
- EP
- IPC
- G06F17/50
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Kabushiki Kaisha Toshiba
KABUSHIKI KAISHA TOSHIBA - Land
- 🇯🇵 Japan
🇯🇵
Toshiba
Japanischer Konzern, der Elektronik, Halbleiter, Energie- und Infrastrukturtechnik sowie Industrieanlagen entwickelt und herstellt.
5.205 Patente in unserer Datenbank
Fachgebiete
Vertreten von
-
Hoffmann Eitle
Hoffmann Eitle · München