Substratschichtschneidvorrichtung und damit Verbundenes Verfahren
EP1385683
Art B8
20. Dezember 2006
Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1385683
- Aktenzeichen
- EP02732797
- Anmeldetag
- 10. April 2002
- Veröffentlichung
- 20. Dezember 2006
- Erteilung
- 20. Dezember 2006
- Rechtsraum
- EP
- IPC
- B28D5/00H01L21/00B32B35/00
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- S.O.I.Tec Silicon on Insulator Technologies
- Land
- 🇫🇷 Frankreich
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank