Verfahren zum Verringern der Oberflächenrugosität
EP1412972
Art A2
28. April 2004
Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1412972
- Aktenzeichen
- EP02782466
- Anmeldetag
- 4. Juli 2002
- Veröffentlichung
- 28. April 2004
- Rechtsraum
- EP
- IPC
- H01L21/324H01L21/306H01L21/762H01L21/302H01L21/316
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- S.O.I.Tec Silicon on Insulator Technologies
- Land
- 🇫🇷 Frankreich
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Warcoin, Jacques
Paris, Frankreich
778
Patente gesamt
28
Fachgebiete
18
Anmelder-Länder
Schwerpunkte