Verfahren zur Charakterisierung eines Implantationsschrittes in einem Substrat
EP1440467
Art B1
22. Juni 2011
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1440467
- Aktenzeichen
- EP02783214
- Anmeldetag
- 26. September 2002
- Veröffentlichung
- 22. Juni 2011
- Erteilung
- 22. Juni 2011
- Rechtsraum
- EP
- IPC
- H01L21/66H01L21/265G01R31/28
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Vertreten von
Callon de Lamarck, Jean-Robert
Paris, Frankreich
593
Patente gesamt
33
Fachgebiete
14
Anmelder-Länder
Schwerpunkte