Spülen nach einem auf einen Wafer Angewandten Chemisch-Mechanischen Planarisierungsprozess
EP1545833
Art B1
15. Juni 2011
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1545833
- Aktenzeichen
- EP03765257
- Anmeldetag
- 22. Juli 2003
- Veröffentlichung
- 15. Juni 2011
- Erteilung
- 15. Juni 2011
- Rechtsraum
- EP
- IPC
- B24B1/00
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Texier, Christian
Paris, Frankreich
926
Patente gesamt
34
Fachgebiete
24
Anmelder-Länder
Schwerpunkte