Behandlungsverfahren einer Struktur, um einen Inneren Raum Herzustellen
EP1572577
Art B1
18. April 2018
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies, Bruel, Michel 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1572577
- Aktenzeichen
- EP03796155
- Anmeldetag
- 4. Dezember 2003
- Veröffentlichung
- 18. April 2018
- Erteilung
- 18. April 2018
- Rechtsraum
- EP
- IPC
- B81C1/00
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies
Bruel, Michel - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes
-
Gauchet, Fabien Roland
Brandon IP · Paris
-
Casalonga, Axel
Casalonga · München