Verfahren zur Herstellung eines Halbleiterwafers

EP1605498 Art A1 14. Dezember 2005

Anmelder: Soitec, S.O.I. Tec Silicon on Insulator Technologies S.A. 🇫🇷

Details

Veröffentlichungs-Nr.: EP1605498
Aktenzeichen: EP04291473
Anmeldetag: 11. Juni 2004
Veröffentlichung: 14. Dezember 2005
Rechtsraum: EP
IPC: H01L21/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I. Tec Silicon on Insulator Technologies S.A.
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von