Verfahren zur Herstellung und Zusammenstellung von Substraten
EP1676310
Art B1
25. März 2015
Anmelder: Soitec, S.O.I.TEC Silicon on Insulator Technologies, Tracit Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1676310
- Aktenzeichen
- EP04791232
- Anmeldetag
- 14. Oktober 2004
- Veröffentlichung
- 25. März 2015
- Erteilung
- 25. März 2015
- Rechtsraum
- EP
- IPC
- H01L21/762H01L21/304
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.TEC Silicon on Insulator Technologies
Tracit Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Ahner, Philippe
Paris La Défense, Frankreich
884
Patente gesamt
33
Fachgebiete
16
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Poulin, Gérard
NoneParis