Verfahren zur Reduktion der Leistungsaufnahme in einem programmierbaren Logikbaustein mithilfe von Routingsignalen mit geringem Spannungshub
EP1684432
Art A3
24. September 2008
Anmelder: Altera Corporation 🇺🇸
Details
- Veröffentlichungs-Nr.
- EP1684432
- Aktenzeichen
- EP06250067
- Anmeldetag
- 6. Januar 2006
- Veröffentlichung
- 24. September 2008
- Rechtsraum
- EP
- IPC
- H03K19/173
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- Altera Corporation
- Land
- 🇺🇸 USA
🇺🇸
Altera Corporation
US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs) für Kommunikations-, Industrie- und Rechenzentrumsanwendungen.
556 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Hogg, Jeffery Keith
London, Großbritannien
205
Patente gesamt
29
Fachgebiete
11
Anmelder-Länder
Schwerpunkte