Prozess zum Verbessern der Oberflächenrauigkeit eines Halbleiterwafers
EP1697981
Art B9
25. Januar 2012
Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1697981
- Aktenzeichen
- EP03819093
- Anmeldetag
- 3. Dezember 2003
- Veröffentlichung
- 25. Januar 2012
- Erteilung
- 25. Januar 2012
- Rechtsraum
- EP
- IPC
- H01L21/324H01L21/306
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- S.O.I.Tec Silicon on Insulator Technologies
- Land
- 🇫🇷 Frankreich
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte