Herstellungsverfahren für eine Mehrschichtige Struktur mit Trennschicht
EP1774579
Art B1
16. Mai 2012
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies, Bruel, Michel 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1774579
- Aktenzeichen
- EP05773255
- Anmeldetag
- 20. Mai 2005
- Veröffentlichung
- 16. Mai 2012
- Erteilung
- 16. Mai 2012
- Rechtsraum
- EP
- IPC
- H01L21/324H01L21/762H01L21/20
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies
Bruel, Michel - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes
-
Gauchet, Fabien Roland
Brandon IP · Paris
-
Casalonga, Axel
Casalonga · München