Verfahren zur Herstellung eines Verbundsubstrats mit verbesserten elektrischen Eigenschaften
EP1811560
Art A1
25. Juli 2007
Anmelder: Soitec, S.O.I.TEC. Silicon on Insulator Technologies S.A. 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1811560
- Aktenzeichen
- EP07100462
- Anmeldetag
- 12. Januar 2007
- Veröffentlichung
- 25. Juli 2007
- Rechtsraum
- EP
- IPC
- H01L21/762
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.TEC. Silicon on Insulator Technologies S.A. - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Bomer, Françoise Marie
Saint-Grégoire, Frankreich
76
Patente gesamt
17
Fachgebiete
4
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes