Verfahren zum Erhalten einer Dünnen Schicht mit einer Geringen Dichte von Löchern
EP1831922
Art B9
24. Februar 2010
Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1831922
- Aktenzeichen
- EP04806549
- Anmeldetag
- 28. Dezember 2004
- Veröffentlichung
- 24. Februar 2010
- Erteilung
- 24. Februar 2010
- Rechtsraum
- EP
- IPC
- H01L21/762
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- S.O.I.Tec Silicon on Insulator Technologies
- Land
- 🇫🇷 Frankreich
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte