Verfahren zum Herstellen von zusammengesetzten Hableiterscheiben und Verfahren zur Wiederverwendung des gebrauchten Substrats

EP1835533 Art B1 3. Juni 2020

Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: EP1835533
Aktenzeichen: EP06290421
Anmeldetag: 14. März 2006
Veröffentlichung: 3. Juni 2020
Erteilung: 3. Juni 2020
Rechtsraum: EP
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von