Verfahren zur Enthüllung von kristallinen Defekten in einem massiven Substrat
EP1840560
Art B1
28. Dezember 2011
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1840560
- Aktenzeichen
- EP07105297
- Anmeldetag
- 30. März 2007
- Veröffentlichung
- 28. Dezember 2011
- Erteilung
- 28. Dezember 2011
- Rechtsraum
- EP
- IPC
- G01N21/95C30B33/00C30B29/06
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Vertreten von
Bomer, Françoise Marie
Saint-Grégoire, Frankreich
76
Patente gesamt
17
Fachgebiete
4
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes