Verfahren zur Herstellung einer Heterostruktur mit mindestens einer Dicken Schicht aus Halbleitermaterial
EP1861873
Art A1
5. Dezember 2007
Anmelder: Soitec, S.O.I.TEC. Silicon on Insulator Technologies S.A. 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP1861873
- Aktenzeichen
- EP06725289
- Anmeldetag
- 23. März 2006
- Veröffentlichung
- 5. Dezember 2007
- Rechtsraum
- EP
- IPC
- H01L21/762
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.TEC. Silicon on Insulator Technologies S.A. - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Fachgebiete
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes