Chromfreie Ätzlösung für Si-Substrate und SiGe-Substrate, Verfahren zum Präparieren von Defekten diese Ätzlösung verwendend und Verfahren zum Behandeln von Si-Substraten und SiGe-Substraten diese Ätzlösung verwendend

EP1926132 Art A1 28. Mai 2008

Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: EP1926132
Aktenzeichen: EP06291823
Anmeldetag: 23. November 2006
Veröffentlichung: 28. Mai 2008
Rechtsraum: EP
IPC: H01L21/306H01L21/3213H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von