Herstellungsverfahren für Wafer aus Silizium auf Isolator und entsprechender Wafer

EP1950803 Art B1 27. Juli 2011

Anmelder: Soitec, S.O.I.TEC Silicon on Insulator Technologies S.A. 🇫🇷

Details

Veröffentlichungs-Nr.: EP1950803
Aktenzeichen: EP07290094
Anmeldetag: 24. Januar 2007
Veröffentlichung: 27. Juli 2011
Erteilung: 27. Juli 2011
Rechtsraum: EP
IPC: H01L21/762H01L21/316

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I.TEC Silicon on Insulator Technologies S.A.
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von