Verfahren zur Herstellung von zusammengesetzten Wafern

EP1962340 Art A3 23. Dezember 2009

Anmelder: Soitec, S.O.I. TEC Silicon 🇫🇷

Details

Veröffentlichungs-Nr.: EP1962340
Aktenzeichen: EP08007333
Anmeldetag: 9. November 2004
Veröffentlichung: 23. Dezember 2009
Rechtsraum: EP
IPC: H01L21/76H01L21/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I. TEC Silicon
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von