Verfahren und Vorrichtung zum Durchbrechen eines Verbundssubstrats mittels einer brüchigen Trennebene
EP2023380
Art A1
11. Februar 2009
Anmelder: Soitec, S.O.I. TEC Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2023380
- Aktenzeichen
- EP08160680
- Anmeldetag
- 18. Juli 2008
- Veröffentlichung
- 11. Februar 2009
- Rechtsraum
- EP
- IPC
- H01L21/18H01L21/762H01L21/00
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I. TEC Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Boura, Olivier
Paris, Frankreich
281
Patente gesamt
30
Fachgebiete
9
Anmelder-Länder
Schwerpunkte