Verfahren zur Herstellung einer Struktur für Epitaxie ohne Ausschlusszone
EP2031654
Art A3
17. Juni 2009
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2031654
- Aktenzeichen
- EP08156210
- Anmeldetag
- 14. Mai 2008
- Veröffentlichung
- 17. Juni 2009
- Rechtsraum
- EP
- IPC
- H01L21/762
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Desormiere, Pierre-Louis
Paris, Frankreich
504
Patente gesamt
29
Fachgebiete
16
Anmelder-Länder
Schwerpunkte