Verfahren zum Nachweis von Oberflächendefekten auf einem Substrat und Vorrichtung unter Verwendung des Verfahrens
EP2140252
Art B1
21. November 2018
Anmelder: Unity Semiconductor, ALTATECH Semiconductor, Soitec, S.O.I. TEC Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2140252
- Aktenzeichen
- EP08735530
- Anmeldetag
- 27. März 2008
- Veröffentlichung
- 21. November 2018
- Erteilung
- 21. November 2018
- Rechtsraum
- EP
- IPC
- G01B11/30G01B11/25G01N21/95// G01N21/88
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Unity Semiconductor
ALTATECH Semiconductor
Soitec
S.O.I. TEC Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte