Verbesserter Prozess zum Herstellen Gereinigter Oberflächen aus Verspanntem Silizium
EP2143135
Art A1
13. Januar 2010
Anmelder: Soitec, S.O.I. TEC Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2143135
- Aktenzeichen
- EP07804888
- Anmeldetag
- 3. Mai 2007
- Veröffentlichung
- 13. Januar 2010
- Rechtsraum
- EP
- IPC
- H01L21/311H01L21/306
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I. TEC Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
801 Patente in unserer Datenbank
🇫🇷
S.O.I.Tec Silicon on Insulator Technologies
S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.
323 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Hart-Davis, Jason
Paris, Frankreich
1.276
Patente gesamt
31
Fachgebiete
23
Anmelder-Länder
Schwerpunkte