Passivierung von geätzten Halbleiterstrukturen

EP2151861 Art A1 10. Februar 2010

Anmelder: Soitec, S.O.I. TEC Silicon 🇫🇷

Details

Veröffentlichungs-Nr.: EP2151861
Aktenzeichen: EP08290758
Anmeldetag: 6. August 2008
Veröffentlichung: 10. Februar 2010
Rechtsraum: EP
IPC: H01L21/762H01L21/324H01L21/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I. TEC Silicon
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von