Verfahren zur Unterdrückung der Layoutempfindlichkeit der Schwellenspannung in einem Transistorarray
EP2153467
Art A1
17. Februar 2010
Anmelder: Synopsys, Inc. 🇺🇸
Details
- Veröffentlichungs-Nr.
- EP2153467
- Aktenzeichen
- EP08713813
- Anmeldetag
- 17. Januar 2008
- Veröffentlichung
- 17. Februar 2010
- Rechtsraum
- EP
- IPC
- H01L29/772H01L21/8234
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- Synopsys, Inc.
- Land
- 🇺🇸 USA
🇺🇸
Synopsys
Synopsys ist ein US-amerikanischer Anbieter von Software für den Chip- und Systementwurf (EDA) mit Sitz in Kalifornien. Das Patentportfolio konzentriert sich auf Software und Datenverarbeitung sowie Halbleiter und elektrische Bauelemente, ergänzt durch Optik und Elektronik für Entwurfswerkzeuge. Anmeldungen reichen von 2000 bis in die Gegenwart.
483 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Davies, Simon Robert
London, Großbritannien
1.092
Patente gesamt
27
Fachgebiete
13
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
D Young & Co LLP
D Young & Co LLP · London
-
Haines, Miles John L.S
NoneMünchen