Versteifungsschichten zur Relaxation von verspannten Schichten

EP2159836 Art B1 31. Mai 2017

Anmelder: Soitec, S.O.I. TEC Silicon 🇫🇷

Details

Veröffentlichungs-Nr.: EP2159836
Aktenzeichen: EP08290797
Anmeldetag: 25. August 2008
Veröffentlichung: 31. Mai 2017
Erteilung: 31. Mai 2017
Rechtsraum: EP
IPC: H01L21/84H01L21/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I. TEC Silicon
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von