Verfahren zur Herstellung eines Halbleiters auf einem Isoliersubstrat mit verringerter SECCO-Fehlerdichte

EP2161741 Art B1 11. Juni 2014

Anmelder: Soitec, S.O.I. TEC Silicon 🇫🇷

Details

Veröffentlichungs-Nr.: EP2161741
Aktenzeichen: EP08290825
Anmeldetag: 3. September 2008
Veröffentlichung: 11. Juni 2014
Erteilung: 11. Juni 2014
Rechtsraum: EP
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I. TEC Silicon
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von