Verfahren zum Stapeln von Spannungsversorgungsebenen in einer mit einer Halbleitervorrichtung Bestückten Leiterplatte zur Jitter-Reduktion und Leiterplatte mit Solch einem Stapel

EP2241167 Art B1 20. März 2013

Anmelder: Xilinx, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.
EP2241167
Aktenzeichen
EP08869756
Anmeldetag
5. November 2008
Veröffentlichung
20. März 2013
Erteilung
20. März 2013
Rechtsraum
EP
IPC
H05K1/02
Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma
Xilinx, Inc.
Land
🇺🇸 USA
🇺🇸 Xilinx, Inc.

Xilinx, Inc. ist ein US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs), seit 2022 Teil von AMD, mit Patenten im Bereich Halbleitertechnik und Chipdesign.

648 Patente in unserer Datenbank

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen