Verfahren zum Herstellen von Halbleiterstrukturen oder Bauelementen unter Verwendung von Schichten aus Halbleitermaterial mit Gewählten oder Kontrollierten Gitterparametern
EP2324488
Art B1
13. Februar 2013
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2324488
- Aktenzeichen
- EP09790754
- Anmeldetag
- 23. Juli 2009
- Veröffentlichung
- 13. Februar 2013
- Erteilung
- 13. Februar 2013
- Rechtsraum
- EP
- IPC
- H01L21/762H01L21/18
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes