Relaxation verspannter Schichten

EP2324493 Art B1 7. Mai 2014

Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: EP2324493
Aktenzeichen: EP09777696
Anmeldetag: 6. August 2009
Veröffentlichung: 7. Mai 2014
Erteilung: 7. Mai 2014
Rechtsraum: EP
IPC: H01L21/324H01L21/20H01L33/00

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von