Prozess zum Auflösen der Oxidschicht im Peripheriering einer Struktur des Halbleiter-Auf-Isolator-Typs
EP2382657
Art A1
2. November 2011
Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2382657
- Aktenzeichen
- EP09799117
- Anmeldetag
- 30. Dezember 2009
- Veröffentlichung
- 2. November 2011
- Rechtsraum
- EP
- IPC
- H01L21/762H01L21/3105H01L21/324
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firmen
- Soitec
S.O.I.Tec Silicon on Insulator Technologies - Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Branger, Jean-Yves
Saint-Grégoire, Frankreich
141
Patente gesamt
25
Fachgebiete
5
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes