Grabenstruktur in Mehrschichtwafer

EP2390907 Art B1 14. November 2012

Anmelder: Soitec, S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: EP2390907
Aktenzeichen: EP11003289
Anmeldetag: 19. April 2011
Veröffentlichung: 14. November 2012
Erteilung: 14. November 2012
Rechtsraum: EP
IPC: H01L21/762H01L29/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von