Herstellungsverfahren für einen Dünnfilmwiderstand ohne Kontaktlöcher mit einer dielektrischen Deckschicht
Anmelder: STMicroelectronics Pte Ltd., STMicroelectronics, Inc., STMicroelectronics Inc 🇸🇬
Details
- Veröffentlichungs-Nr.
- EP2423950
- Aktenzeichen
- EP11178597
- Anmeldetag
- 24. August 2011
- Veröffentlichung
- 15. April 2020
- Erteilung
- 15. April 2020
- Rechtsraum
- EP
- IPC
- H01C1/148H01L49/02H01L23/522H01L23/64H01L21/768H01C7/00
Abstract
The present disclosure is directed to a thin film resistor structure (100) that includes a resistive element (102) electrically connecting first conductor layers (106a,b) of adjacent interconnect structures (104a,b). The resistive element is covered by a dielectric cap layer (105) that acts as a stabilizer and heat sink for the resistive element. Each interconnect includes a second conductor layer (124) over the first conductive layer. The thin film resistor includes a chromium silicon resistive element covered by a silicon nitride cap layer.
Anmelder
- Firmen
- STMicroelectronics Pte Ltd.
STMicroelectronics, Inc.
STMicroelectronics Inc - Land
- 🇸🇬 Singapur
Schweizer Gesellschaft des Halbleiterkonzerns STMicroelectronics, die Chips und Sensoren für Automobiltechnik, Industrie und Unterhaltungselektronik entwickelt.
4.265 Patente in unserer Datenbank
Fachgebiete
Page White & Farrer wurde bereits 1977 als Londoner Kanzlei europäischer Patentanwälte eingetragen, mit weiteren Büros in Leeds, Exeter und München. Berät zu Patenten, Marken, Designrechten sowie IP-Strategie und Finanzierungsrunden, Schwerpunkte Künstliche Intelligenz, Life Sciences und Cleantech.