Hybride Bulk-/SOI-Vorrichtung mit versenkter dotierter Schicht und deren Herstellungsverfahren

EP2477216 Art A1 18. Juli 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP2477216
Aktenzeichen: EP11290010
Anmeldetag: 13. Januar 2011
Veröffentlichung: 18. Juli 2012
Rechtsraum: EP
IPC: H01L21/84H01L27/12H01L27/108H01L21/336H01L29/423

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von