Verfahren zum Glätten der Oberfläche eines Halbleiterwafers
EP2485249
Art B1
16. Mai 2018
Anmelder: Soitec 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP2485249
- Aktenzeichen
- EP12153906
- Anmeldetag
- 3. Februar 2012
- Veröffentlichung
- 16. Mai 2018
- Erteilung
- 16. Mai 2018
- Rechtsraum
- EP
- IPC
- H01L21/268H01L21/302H01L21/324H01L21/762
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- Soitec
- Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Collin, Jérôme
Paris, Frankreich
478
Patente gesamt
32
Fachgebiete
21
Anmelder-Länder
Schwerpunkte
Weitere Vertreter
-
Regimbeau
Regimbeau · Rennes