DRAM mit Grabenkondensatoren und mit einer Substratvorspannung versehene Logiktransistoren integriert auf einem eine intrinsische Halbleiterschicht enthaltenden SOI-Substrat und entsprechendes Herstellungsverfahren

EP2498280 Art B1 29. April 2020

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP2498280
Aktenzeichen: EP11290126
Anmeldetag: 11. März 2011
Veröffentlichung: 29. April 2020
Erteilung: 29. April 2020
Rechtsraum: EP
IPC: H01L21/84H01L27/12H01L27/108H01L21/762H01L29/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von