Verfahren zur Härtung von Defekten in einer Halbleiterschicht

EP2551898 Art A1 30. Januar 2013

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP2551898
Aktenzeichen: EP12176818
Anmeldetag: 18. Juli 2012
Veröffentlichung: 30. Januar 2013
Rechtsraum: EP
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von