Iii-V-Halbleiterstrukturen und Herstellungsverfahren dafür

EP2553716 Art B1 17. Oktober 2018

Anmelder: Soitec, The Arizona Board of Regents for and on behalf of Arizona State University 🇫🇷

Details

Veröffentlichungs-Nr.: EP2553716
Aktenzeichen: EP11711427
Anmeldetag: 23. März 2011
Veröffentlichung: 17. Oktober 2018
Erteilung: 17. Oktober 2018
Rechtsraum: EP
IPC: H01L21/203H01L21/205H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
The Arizona Board of Regents for and on behalf of Arizona State University
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von