Subgate-Verzögerungsanpassung mit digitalem Regelkreis
Anmelder: Analog Devices, Inc. 🇺🇸
Details
- Veröffentlichungs-Nr.
- EP2713520
- Aktenzeichen
- EP13185823
- Anmeldetag
- 24. September 2013
- Veröffentlichung
- 8. Juli 2015
- Erteilung
- 8. Juli 2015
- Rechtsraum
- EP
- IPC
- H02M3/06H03L7/081H03L7/089
Abstract
A delay locked loop (DLL) includes a delay line that delays a clock signal to generate a delayed clock signal, a phase frequency detector (PFD) for detecting a phase and/or frequency difference between the clock signal and the delayed clock signal, and a charge pump having an adjustable bias current for converting the phase and/or frequency difference taking into account a bias current adjustment into a control voltage, in which the control voltage controls an amount of delay in the delayed clock signal.
Anmelder
- Firma
- Analog Devices, Inc.
- Land
- 🇺🇸 USA
US-amerikanisches Halbleiterunternehmen mit irischer Konzerngesellschaft. Analog Devices entwickelt analoge, gemischte und digitale Signalverarbeitungschips für Industrie-, Kommunikations- und Automobilanwendungen.
1.727 Patente in unserer Datenbank
-
Wardle, Callum Tarn
Withers & Rogers · London