Verfahren zur Herstellung von Halbleiterstrukturen mit Hohlräumen, die mit Verzichtbarem Material Gefüllt Sind
EP3013735
Art B1
1. April 2020
Anmelder: Soitec 🇫🇷
Details
- Veröffentlichungs-Nr.
- EP3013735
- Aktenzeichen
- EP14729653
- Anmeldetag
- 11. Juni 2014
- Veröffentlichung
- 1. April 2020
- Erteilung
- 1. April 2020
- Rechtsraum
- EP
- IPC
- B81C1/00
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- Soitec
- Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank