Verfahren zur Herstellung eines Hochresistiven Halbleiter-Auf-Isulator-Substrats

EP3107119 Art A1 21. Dezember 2016

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP3107119
Aktenzeichen: EP16168605
Anmeldetag: 6. Mai 2016
Veröffentlichung: 21. Dezember 2016
Rechtsraum: EP
IPC: H01L21/84H01L27/12H01L21/322H01L21/265

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von