Verfahren zur Herstellung von Halbleiterschichten mit Transistorkanälen mit Unterschiedlichen Spannungszuständen sowie Zugehörige Halbleiterschichten

EP3195354 Art B1 10. November 2021

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP3195354
Aktenzeichen: EP15767244
Anmeldetag: 28. August 2015
Veröffentlichung: 10. November 2021
Erteilung: 10. November 2021
Rechtsraum: EP
IPC: H01L21/8238H01L27/12H01L21/84

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von