Verfahren zur Herstellung eines Halbleitersubstrats mit Hohem Widerstand

EP3249683 Art B1 1. März 2023

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP3249683
Aktenzeichen: EP17171861
Anmeldetag: 19. Mai 2017
Veröffentlichung: 1. März 2023
Erteilung: 1. März 2023
Rechtsraum: EP
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von