Verbundstruktur und Zugehöriges Herstellungsverfahren

EP3365927 Art B1 24. März 2021

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP3365927
Aktenzeichen: EP16798236
Anmeldetag: 17. Oktober 2016
Veröffentlichung: 24. März 2021
Erteilung: 24. März 2021
Rechtsraum: EP
IPC: H01L41/08H01L41/312H03H9/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Halbleiter & Elektrische Bauelemente

Vertreten von