Halbleiterbauelement und Herstellungsverfahren dafür
EP3454360
Art A3
29. Mai 2019
Anmelder: Renesas Electronics Corporation 🇯🇵
Details
- Veröffentlichungs-Nr.
- EP3454360
- Aktenzeichen
- EP18190496
- Anmeldetag
- 23. August 2018
- Veröffentlichung
- 29. Mai 2019
- Rechtsraum
- EP
- IPC
- H01L21/28H01L21/84H01L29/417H01L29/423H01L29/66H01L29/78H01L27/088H01L29/792H01L27/1157H01L27/12
Abstract
A memory gate electrode and a control gate electrode are formed to cover a fin projecting from the upper surface of a semiconductor substrate. A part of the fin which is covered by the memory gate electrode and the control gate electrode is sandwiched by a silicide layer as a part of a source region and a drain region of a memory cell. This silicide layer is formed as a silicide layer.
Anmelder
- Firma
- Renesas Electronics Corporation
- Land
- 🇯🇵 Japan
🇯🇵
Renesas Electronics
Japanischer Halbleiterhersteller mit Sitz in Tokio, spezialisiert auf Mikrocontroller, analoge Bauelemente und Halbleiterlösungen unter anderem für die Automobil- und Industrieelektronik.
1.103 Patente in unserer Datenbank
Fachgebiete
Vertreten von
-
Betten & Resch
Betten & Resch · München