Verfahren zur Herstellung eines Gestreckten Halbleiter-Auf-Isolator-Substrats

EP3459106 Art B1 19. Juli 2023

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP3459106
Aktenzeichen: EP17723411
Anmeldetag: 17. Mai 2017
Veröffentlichung: 19. Juli 2023
Erteilung: 19. Juli 2023
Rechtsraum: EP
IPC: H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von