Verfahren zur Herstellung einer Mehrzahl von Kristallinen Halbleiterinseln mit Variierender Gitterkonstante

EP3596756 Art B1 15. Februar 2023

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: EP3596756
Aktenzeichen: EP18714309
Anmeldetag: 14. März 2018
Veröffentlichung: 15. Februar 2023
Erteilung: 15. Februar 2023
Rechtsraum: EP
IPC: H01L25/075H01L21/02H01L33/00H01L33/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von