System zum Brechen einer Vielzahl von Waferanordnungen

EP3939072 Art B1 22. Februar 2023

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP3939072
Aktenzeichen: EP20713949
Anmeldetag: 26. Februar 2020
Veröffentlichung: 22. Februar 2023
Erteilung: 22. Februar 2023
Rechtsraum: EP
IPC: H01L21/67

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von