Verfahren zur Herstellung einer Dünnen Schicht aus Ferroelektrischem Material

EP3948966 Art B1 8. November 2023

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP3948966
Aktenzeichen: EP20712608
Anmeldetag: 26. März 2020
Veröffentlichung: 8. November 2023
Erteilung: 8. November 2023
Rechtsraum: EP
IPC: H10N30/072H10N30/086

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von